Estudiantes y docentes de ingeniería electrónica o afines que desean profundizar en el modelado matemático mediante Maple, de sistemas de modulación digital para su futura implementación en VHDL® bajo el entorno de diseño de ALTIUM Designer®.
Estudiantes y docentes de ingeniería electrónica o afines que desean profundizar en las técnicas de diseño digital empleando VHDL® en la generación del testbench bajo el entorno de diseño de ALTIUM Designer®.
Demostrar experimentalmente las capacidades de ALTIUM Designer y Maple en el diseño y simulación de sistemas de modulación digital en los cuales los vectores de simulación y testbench son implementados con VHDL®
- Modelo teórico del oscilador (Maple)
- Implementación del oscilador en FPGA (Altium Designer)
- Diseño del testbench para la simulación del diseño
- Simulación y análisis de los resultados
- Verificación final del diseño digital
Alejandro Caycedo Villalobos
Ingeniero Electrónico de la Universidad Distrital Francisco José de Caldas,
Especialista en Pedagogía de la Universidad Pedagógica Nacional, Magister en Ingeniería Electrónica Área Sistemas Digitales de la Pontificia Universidad Javeriana.
Director (e) de los programas de Ingeniería Electrónica e Ingeniería de
Sistemas de la Fundación Universitaria Los Libertadores. Actualmente es el Gerente del Portafolio de Ingenierías en SOFTWARE shop.