Diseño y Simulación de Sistemas de Modulación Digital Empleando ALTIUM y Maple

Descripción:

<div><font face="tahoma, arial, helvetica, sans-serif"><span style="font-size: 12px;">El diseño digital moderno emplea herramientas de síntesis de sistemas digitales, </span></font><span style="font-size: 12px; font-family: tahoma, arial, helvetica, sans-serif;">los cuales para su descripción teórica es importante la matemática discreta para </span><span style="font-size: 12px; font-family: tahoma, arial, helvetica, sans-serif;">luego ser implementados en FPGA. Para su verificación se requiere comparar el </span></div><div><font face="tahoma, arial, helvetica, sans-serif"><span style="font-size: 12px;">modelo implementado con su modelo de referencia.</span></font></div><div><font face="tahoma, arial, helvetica, sans-serif"><span style="font-size: 12px;"><br></span></font></div><div><font face="tahoma, arial, helvetica, sans-serif"><span style="font-size: 12px;">Empleando Maple y ALTIUM Designer se tiene integrado las herramientas </span></font><span style="font-size: 12px; font-family: tahoma, arial, helvetica, sans-serif;">necesarias para realizar el diseño y verificación de estos sistemas digitales que </span><span style="font-size: 12px; font-family: tahoma, arial, helvetica, sans-serif;">con el conocimiento adecuado de su uso es posible realizar una verificación </span><span style="font-size: 12px; font-family: tahoma, arial, helvetica, sans-serif;">completa del diseño bajo prueba. Lo anterior garantiza que los diseños realizados </span><span style="font-size: 12px; font-family: tahoma, arial, helvetica, sans-serif;">con ALTIUM Designer bajo esta metodología tengan un grado mayor de calidad en </span><span style="font-size: 12px; font-family: tahoma, arial, helvetica, sans-serif;">su implementación. </span></div><div style="font-family: tahoma, arial, helvetica, sans-serif; font-size: 12px;"><br></div>

<div><div><font face="tahoma, arial, helvetica, sans-serif"><span style="font-size: 12px;">Estudiantes y docentes de ingeniería electrónica o afines que desean profundizar </span></font><span style="font-size: 12px; font-family: tahoma, arial, helvetica, sans-serif;">en el modelado matemático mediante Maple de sistemas de modulación digital </span><span style="font-size: 12px; font-family: tahoma, arial, helvetica, sans-serif;">para su futura implementación en VHDL® bajo el entorno de diseño de ALTIUM </span></div><div><span style="font-size: 12px; font-family: tahoma, arial, helvetica, sans-serif;">Designer® </span><span style="font-size: 12px; font-family: tahoma, arial, helvetica, sans-serif;">Estudiantes y docentes de ingeniería electrónica o afines que desean profundizar </span><span style="font-size: 12px; font-family: tahoma, arial, helvetica, sans-serif;">en las técnicas de diseño digital empleando VHDL® en la generación del </span><span style="font-size: 12px; font-family: tahoma, arial, helvetica, sans-serif;">testbench bajo el entorno de diseño de ALTIUM Designer®.</span></div></div><div style="font-family: tahoma, arial, helvetica, sans-serif; font-size: 12px;"><br></div>

<div><font face="tahoma, arial, helvetica, sans-serif"><span style="font-size: 12px;">Demostrar experimentalmente las capacidades de ALTIUM Designer y Maple en el </span></font><span style="font-size: 12px; font-family: tahoma, arial, helvetica, sans-serif;">diseño y simulación de sistemas de modulación digital en los cuales los vectores </span><span style="font-size: 12px; font-family: tahoma, arial, helvetica, sans-serif;">de simulación y testbench son implementados con VHDL®</span></div><div style="font-family: tahoma, arial, helvetica, sans-serif; font-size: 12px;"><br></div>

Modelo teórico del codificador banda base (Maple)
Implementación del codificador banda base en FPGA (Altium Designer)
Diseño del testbench para la simulación del diseño
Simulación y análisis de los resultados
Verificación final del diseño digital
Modelo teórico del multiplicador (Maple)
Implementación del multiplicador en FPGA (Altium Designer)
Diseño del testbench para la simulación del diseño
Simulación y análisis de los resultados
Verificación final del diseño digital

Alejandro Caycedo Villalobos
Ingeniero Electrónico de la Universidad Distrital Francisco José de Caldas, Especialista en Pedagogía de la Universidad Pedagógica Nacional, Magister en Ingeniería Electrónica Área Sistemas Digitales de la Pontificia Universidad Javeriana. Director (e) de los programas de Ingeniería Electrónica e Ingeniería de Sistemas de la Fundación Universitaria Los Libertadores. Actualmente es el Gerente del Portafolio de Ingenierías en SOFTWARE shop.

¡Guarda esta información!

Descargalo en PDF

Descargar

¡Comparte este evento con tus colegas!

Email

Enviar