Estudiantes y docentes de ingeniería electrónica o afines que desean profundizar en las técnicas de diseño digital concurrente empleando Verilog® en la generación del testbench bajo el entorno de diseño de Altium Designer®
Demostrar experimentalmente las capacidades de Altium Designer en el diseño y simulación de circuitos digitales concurrentes en los cuales los vectores de simulación y testbench son implementados con Verilog®
- Diseño digital concurrente
- Diseño del testbench para la simulación del diseño digital concurrente
- Simulación y análisis de los resultados
- Verificación final del diseño digital concurrente.
Miguel Ariza Trivino
Ingeniero Electrónico, investigador universitario y especialista en desarrollo de equipos electrónicos, amplia experiencia en capacitaciones e implementación de diseño y desarrollo de equipos electrónicos.
Miguel cuenta con Certificaciones Internacionales como:
Certified Interconect Designer
IPC, Austin Texas, 2004
Altium Certified Series
Altium, San Diego, California, 2004
Altium Certified Advanced Series
Altium, San Diego, California, 2007